作为集成电路的前沿领域，二维电子学在近年来获得诸多关注，然而，如何加速产业化进程，让二维电子器件走向功能芯片？团队认为，要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，这也能为CMOS技术带来全新突破。团队前期经历了5年的探索试错，在单个器件、集成工艺等多点协同攻关。团队的第一项集成工作发表于2024年的《自然·电子学》，为此后的研究工作奠定了基础。

“二维半导体作为一种全新的材料体系，在国际上所有的集成电路制造工厂里都是不存在的。一旦引入新材料，就有可能对其他电子器件产生不可估量的影响，导致产线被污染，这是所有芯片厂商都无法接受的。”周鹏介绍。

如何将二维材料与CMOS集成又不破坏其性能？团队决定从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术实现完整芯片集成。正是这项核心工艺的创新，在原子尺度上实现了二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。团队进一步提出了跨平台系统设计方法论，包含二维-CMOS电路协同设计、二维-CMOS跨平台接口设计等，并将这一系统集成框架命名为“长缨（CY-01）”架构。

据了解，团队下一步计划建立实验基地，与相关机构合作，建立自主主导的工程化项目，并计划用3至5年时间将项目集成到兆量级水平。“这是中国集成电路领域的‘源技术’，使我国在下一代存储核心技术领域掌握主动权。”周鹏说。